国外电子与通信教材系列·高速信令:抖动建模、分析与预算.pdf

国外电子与通信教材系列·高速信令:抖动建模、分析与预算.pdf
 

书籍描述

编辑推荐
这本以极高的广度和深度给出了由Rambus、其他领先高科技公司和大学共同开创的新技术实用细节。这对于每个关心信号完整性的人,包括:信号和电源完整性工程师、高速I/O电路设计师、系统-级电路板设计工程师而言,都是极其珍贵的。

作者简介
Dan Oh(Kyung Suk (Dan) Oh) 分别于1990年、1992年和1995年获得美国伊利诺斯大学电气工程的学士、硕士和博士学位。他的博士研究是计算电磁学在传输线建模与仿真中的应用。他是Rambus公司的高级首席工程师,他领导着对串口、并口和存储器接口等各种产品进行信号完整性分析。他还负责开发先进的信号和电源完整性分析工具。他目前的兴趣是:先进的信号和电源完整性建模与仿真技术;各种标准或专有I/O链路的通道优化设计;信令技术在高-速数字链路中的应用。

目录
第1章 绪论
1.1 信号完整性分析的走向
1.2 高速信号完整性设计的挑战
1.3 本书的章节编排
参考文献
第2章 高速信令基础知识
2.1 I/O信令的基本构件
2.2 噪声源
2.3 抖动的要点与分解
2.4 小结
参考文献
第Ⅰ篇 通道建模与设计
第3章 通道建模与设计方法学
3.1 通道的设计方法学
3.2 通道的建模方法学
3.3 用电磁场求解器建模
3.4 背板通道建模示例
3.5 小结
参考文献
第4章 网络参数
4.1 多导体系统的广义网络参数
4.2 构建准确的S参数时域模型
4.3 无源性条件
4.4 因果性条件
4.5 小结
参考文献
第5章 传输线
5.1 传输线理论
5.2 前向与后向串扰
5.3 传输线的时域仿真
5.4 基于测量的传输线建模
5.5 片上连线建模
5.6 片上、封装及PCB走线之对比
5.7 小结
参考文献
第Ⅱ篇 链路性能分析
第6章 通道的电压预算与时序预算
6.1 时序预算方程及其分量
6.2 光纤通道的双δ模型
6.3 构件分量级的时序预算
6.4 时序预算方程的缺陷
6.5 电压预算方程及其分量
6.6 小结
参考文献
第7章 制造工艺波动建模
7.1 田口法简介
7.2 DDR DRAM的指令/地址通道示例
7.3 背板链路建模示例
7.4 小结
7.5 本章附录
参考文献
第8章 链路BER建模与仿真
8.1 历史回顾与内容编排
8.2 链路BER的统计建模框架
8.3 符号间干扰建模
8.4 发送器和接收器抖动建模
8.5 周期性抖动建模
8.6 小结
参考文献
第9章 快速时域通道仿真技术
9.1 快速时域仿真流程综述
9.2 快速系统仿真技术
9.3 同时开关噪声示例
9.4 抖动建模方法对比
9.5 最大失真分析
9.6 小结
参考文献
第10章 链路BER分析的时钟模型
10.1 独立及公共时钟抖动模型
10.2 公共时令方案建模
10.3 CDR电路建模
10.4 无源通道抖动冲激响应与抖动放大
10.5 小结
参考文献
第Ⅲ篇 电源噪声与抖动
第11章 电源完整性工程综述
11.1 PDN的设计指标与电源预算
11.2 电源预算的分量
11.3 电源预算的推导
11.4 电源噪声分析方法学
11.5 电源噪声分析的步骤
11.6 小结
参考文献
第12章 SSN的建模与仿真
12.1 SSN建模中的挑战
12.2 信号完整性与电源完整性协同仿真方法学
12.3 信号电流回路与电源噪声
12.4 其他SSN建模专题
12.5 案例分析:民品DDR2 SSN分析
12.6 小结
参考文献
第13章 抑制SSN的编码与信令
13.1 数据总线反相编码
13.2 基于4b/6b编码的伪差分信令
13.3 小结
参考文献
第14章 电源噪声与抖动表征
14.1 电源噪声引起抖动的重要性
14.2 PSIJ建模方法学综述
14.3 噪声与抖动仿真方法学
14.4 案例分析
14.5 小结
参考文献
第15章 衬底噪声引起的抖动
15.1 简介
15.2 建模技术
15.3 测量技术
15.4 案例分析
15.5 小结
参考文献
第Ⅳ篇 高 级 专 题
第16章 片上链路的测量技术
16.1 Shmoo与BER眼图测量
16.2 获取信号波形
16.3 链路性能的测量与关联
16.4 片上电源噪声的测量技术
16.5 高级电源完整性测量
16.6 小结
参考文献
第17章 信号调理
17.1 单位响应
17.2 均衡技术
17.3 自适应均衡算法
17.4 CDR与均衡自适应的相互作用
17.5 基于ADC的接收均衡
17.6 对高速线缆均衡的展望
17.7 小结
参考文献
第18章 应用
18.1 XDR: 高性能差分存储系统
18.2 移动XDR:低功耗差分存储系统
18.3 DDR3后的主存储系统
18.4 信令系统展望

序言
谨以此书——

献给我的夫人Myung Sook, 我们的孩子Terry和Christopher。
——Dan Oh

献给我的夫人Jackie, 女儿Caterina和儿子Michael。
——袁兴朝

Preface to Chinese Edition of “High-Speed Signaling”
It is my great pleasure to introduce “High-speed signaling, Jitter Modeling , Analysis, and Budgeting” to engineers in my homeland, China. My great appreciation goes to Prof. Li ,Yu-Shan for his hard work and dedication to bring this highly and most up to date technical work to Chinese reader.
Thirty years ago when I took an airplane flight from Shanghai to New York to study at Syracuse University, I had no clue what I would do as a profession. I studied computational electromagnetics for my Ph.D., applied it to solving EM problems in microwave hyperthermia at Dartmouth College as a researcher, and then landed job at a small startup Ansoft in Pittsburgh. I developed computational engine behind the first few versions of HFSS (i.e. High Frequency Structure Simulator). The common question in early 1990’s was why one needs to use such a complicated tool. Of course, 20 years later, none would ask such a question if you are a signal integrity engineer. Many signal integrity engineers in the world now routinely use it in their design work.
I stumbled into signal integrity field 20 years ago while trying to find more users of 3D electromagnetic field solvers (quasi-static or full-wave). Together with advances in transmission line modeling in time domain, EM solvers enabled us to transition to the “era of passive interconnects” from the “era of black magic or trial and error”. On the other hand, the statistical modeling and simulation of jitters helped us to usher into the “era of entire link” so that we can do signaling analysis to study the interactions of transmitter, receiver, clocking, and passive channel. The so-called signaling analysis involves design decisions of equalization architecture, clocking architecture, timing calibration architecture, coding, and error correction architecture. Looking into the future, with mobile computing driving the technology directions, we must embrace the “era of power efficient link” as the power becomes the major performance limiter in addition to data rate. Many new tools and methodology must be developed to bring new smart products or devices to market to realize the “dream” of any time, anywhere, context based computing.
Since there are many outstanding books on signal integrity, we did not want to repeat what is already available. Instead, we focused on high level or architecture signaling analysis. As a result, this book is best read by those readers who already have deep knowledge of signal integrity. Instead of providing detailed equations or derivations, we discussed high level flows and methodologies. This should help one to understand how various industry standards such as PCIe, MIPI, or DDR3/LPDDR3 are defined.
I hope many Chinese signal integrity engineers could benefit from the translation of our work into Chinese and help them to lead in the 21st century.

Yuan, Xingchao, Palo Alto, CA, USA, May, 2013
中 文 版 序
将《高速信令——抖动建模、 分析与预算》一书推介给自己祖国的工程师同行们, 我感到非常荣幸。同时, 我十分赞赏李玉山教授及其团队的付出和奉献, 能把国外这些最新的高技术成果介绍给国内的读者。
30年前, 当我乘坐飞机从上海远赴纽约的锡拉丘兹大学求学时, 我无从知道今后将会从事什么职业。当初, 我的博士论文是研究计算电磁学, 并在达特茅斯学院作研究员时用它解决微波热疗中的电磁问题。然后, 我又在匹兹堡一家小型创业公司Ansoft工作, 为Ansoft研发出高频结构仿真器(HFSS)前几个版本的核心算法。在20世纪90年代初期, 人们常问: 为什么需要采用如此复杂的工具?然而过了20年之后, 如果你是一名信号完整性工程师, 就不会再有这类疑问了。现在, 世界上许多信号完整性工程师, 在他们例行的设计过程中都会经常用到HFSS。
20年前, 当我努力为三维准静态和全波电磁场求解器寻找更多的客户时, 我无意中踏入了信号完整性的研究领域。电磁场求解器加上时域的传输线建模, 使得人们从“黑魔盒或试凑调试时代”进入了“无源互连时代”。之后, 由于统计建模和抖动仿真的进展又将人们带入了“全链路时代”。人们通过分析信令, 可以探究在发送器、 接收器、 时令与无源通道间发生的相互作用。所谓信令分析, 涉及对均衡架构、 时令架构、 时序校正架构、 编码及纠错架构等的设计决策内容。由于移动计算势必驱动今后信息技术产业的技术走向, 电源供电已经成为除了数据率之外限制性能的主要因素, 要做好准备迎接新的“高效供电的链路时代”。为此, 必须开发出更多新的工具和方法学, 为市场提供出新的智能产品或设备, 让随时随地随情景不同都能进行相应计算的这一“梦想”成真。
在信号完整性方面已经有了许多优秀的专著。对此, 本书不想重复阐述既有的内容。相反, 本书专注于介绍高层或架构级的信令分析。所以, 本书针对的对象是对信号完整性已有较多了解的读者。本书并未给出详细的公式及其推导, 而是主要探讨高层的设计流程和方法学。这些论述会有助于人们理解行业中各种标准(如PCIe, MIPI或DDR3/LPDDR3)的含义。
我希望中国的许多信号完整性工程师能从本书的中译版中获益; 我期待能协助大家在21世纪的竞争中处于领先地位。

袁兴朝\[Xingchao(Chuck) Yuan\], 2013年5月, 于美国加利福尼亚州帕洛阿尔托(Palo Alto)市


译 者 序
广义信号完整性(GSI), 简称信号完整性(SI), 包括4个领域的电气完整性问题: 常规信号完整性(CSI, 含反射和串扰); 电源完整性(PI); 时序完整性(TI); 电磁完整性(EMI)。它们之间既独立又相互作用, 作为TI核心的抖动正是如此。本书是以Rambus内存闻名于世的该公司研究人员集体智慧的结晶。
本书是信号完整性领域的上乘大作, 其关键词有: 信令、 性能、 链路、 通道、 电路、 I/O、 芯片、 PCB、 封装、 噪声、 抖动、 建模、 仿真、 测量等。作者着眼于对包括通道、 时钟、 器件、 电源在内的整个链路建模并对性能进行协同分析。除了第1章和第2章对信令(含时令)进行综述外, 其余16章由浅入深集结为4篇专题: “第Ⅰ篇 通道建模与设计”, 讨论无源通道时域仿真与建模技术; “第Ⅱ篇 链路性能分析”, 介绍通道信令分析与链路性能改进技术; “第Ⅲ篇 电源噪声与抖动”, 阐述抖动及PI/TI核心技术; “第Ⅳ篇 高级专题”, 探讨前沿性测量、 均衡及实用技术。
链路中的无源通道总是连接着有源器件, 信号完整性关注的焦点已转到这些I/O结合部上。在高速I/O系统中, 由芯片和PCB板引起的抖动不再独立。设计工程师们必须对芯片电路和PCB互连同时进行优化设计。在设计和分析抖动时还要同时考虑电源噪声的影响; 要把电源造成的抖动或性能退化最小化。要将其预算到一个系统容限中加以管控……
一章章, 恰似一幕幕, 掩卷沉思——书中对理论与技术事无巨细的阐述, 不正是国内高速电路设计与信号完整性分析界的“短板”吗?
当前, 国内在高速I/O接口的信令定义与分析方面基本上没有话语权。这一点, 正是需要尽快实现接轨之处。就我们所知, 国内不少单位业已遇到了书中所述的诸多难题, 例如SSTL并行总线与DDR3存储器设计瓶颈问题, 多少人为此正苦无良策…… 此刻, 研读借鉴此书可谓是“雪中送炭”!
再附一句题外话, 在合著作者中有近一半是华人才俊: 袁兴朝(主编之一, 并应邀为中文版作序)、 任继红、 蓝海、 常郁、 施浩。他们是这一领域的开创者和先行者。如果需要求师问教, 岂不是更便捷和更可行!
本书的翻译以西安电子科技大学电路CAD研究所从事信号完整性研究的教师为主, 部分博士生、 硕士生参与完成。李玉山负责全书的统稿、 定稿和审校。参与翻译的人员主要有: 初秀琴、 路建民、 刘洋、 尚玉玲、 董巧玲等。另外,蒋冬初、 潘健、 丁同浩、 闫旭、 曲咏哲、 白凤莲等也参加了部分有关工作。书中定有诸多不当之处, 切盼同行和读者不吝赐教, 在研读中予以检视和指正!
另外, 在本书的出版之前, 根据原作者的最新勘误对书稿中错误逐一进行了订正。

本书的出版得到了国家自然科学基金(No.61102012、 No.60871072、 No.60672027)、 教育部“超高速电路设计与电磁兼容”重点实验室基金以及西安电子科技大学研究生院研究型课程等项目的资助。电子工业出版社高等教育分社的马岚老师提出了许多好的建议。译者在此一并谨致谢忱。
本书可以作为电子与通信类学科专业博士生、 硕士生、 本科生“高速电路设计与信号完整性分析”课程的教材。此外, 也可以作为系统与电路设计师解决信号完整性问题的技术参考书。

李玉山2013年8月于西安电子科技大学
前言
大多数信号完整性的书籍都专注于物理无源通道, 包括封装、 印制电路板、 电源配送网络等的设计和验证技术上。遗憾的是, 单纯靠改进封装或电路板级设计并不能解决所有的信号完整性问题。只依靠改进物理设计, 给出的可能是不理想的甚至是不切实际的系统级解决方案。对于给定的应用场合和目标, 为了解决信号完整性问题, 在高速I/O接口的设计初期阶段, 需要通过各领域(如体系架构、 电路、 系统工程、 信号完整性)工程师的共同努力, 才可能找到最好的系统级解决方案。
本书是不同领域工程师之间的桥梁, 因为它是从设计I/O(输入/输出)链路的角度去写的。首先介绍一些信令技术的基础知识, 以此作为电路和架构工程师深入理解信号完整性问题的出发点。然后, 又转而为信号完整性和系统工程师们介绍一些I/O设计的概念。
在传统的I/O接口设计过程中, 电路工程师、 信号完整性工程师、 系统工程师之间有着明确的角色界定。芯片电路设计师负责设计收发器以满足目标性能的要求, 对通道部分则采用化简模型, 或由信号完整性工程师提供的更复杂的通道模型。信号完整性工程师或系统工程师负责设计电路板和封装, 最大限度地降低信号完整性问题, 对芯片驱动器部分则采用简单的行为模型, 或由电路设计师提供的更准确的电路模型。虽然这种做法仍在被广泛沿用, 但是已经不能满足当今设计高性能系统的需求。例如, 在高速I/O系统中, 由器件和电路板引起的噪声和抖动不再是独立、 可分离的, 工程师们必须在设计电路和PCB(印制电路板)时同时对它们加以优化, 有时甚至需要在架构设计层面上进行优化。为了对这种噪声和抖动间复杂的相互作用建模, 现代高速接口设计需要一种新的仿真方法学, 这一方法学应能准确预估出链路级的性能\[包括在发送器、 接收器及无源通道(如封装和电路板)中噪声与抖动间的相互作用\]。基于SPICE的传统仿真方法已经不能预估具有这样复杂相互作用时的性能。最近, 在技术期刊和会议上出现了一些新颖的仿真方法, 但至今还没有系统论述这方面内容的专著。本书也许是第一本系统涵盖这一新的仿真方法学的书籍。
从电源完整性的技术进展中我们得出一个教训, 即对于当今功耗惊人的多核处理器, 无法给出一个理想、 稳定的电源配送网络设计。电路设计师要学会在有明显电源噪声的情况下进行设计。要把电源噪声造成的残余抖动或性能退化, 预算到一个系统容限中。例如, 在高速I/O接口中, 电源噪声引起的抖动是器件时序误差的主导因素。因此, 在编制电源噪声预算时, 不能只考虑晶体管电压容限的净空余量。而且, 由电源噪声引起抖动的带宽还很宽, 可能会与通道的其余部分发生相互作用, 使得建模问题更加复杂。本书涵盖了电源引起抖动的基础知识, 并介绍了对它的表征及仿真技术。
对无源通道的分析与建模, 现在是并且未来仍将是信号完整性工程师的首要任务。前人经过对传输线和宏模型建模的多年研究, 已经掌握了通道的快速仿真技术。至今, 这一研究仍在进行当中。在传输线仿真或宏建模方法中的数值不准确或不稳定问题, 仍然是信号完整性会议上的一些最热门话题。到目前为止, 一直没有找到一个单一的数值算法, 可以为一般的互连结构提供一个稳定和准确的宽带模型。信号完整性工程师必须了解现有建模方法的局限性, 并在应用时小心谨慎。本书针对一些最流行数值模型的关键局限性, 提供了避开这些局限的一些实用技巧。
本书面向高速系统的研发工程师和管理人员, 以及在这一领域从事研究的专业人才和研究生。我们力图用足够的背景知识及例证阐释所有这些最新问题与技术。这里的大部分资料都已经得到验证并在实践中广泛应用。尽管我们已经尽力使本书成为入门级工程师和研究生的易读教材, 但针对部分读者的一些高级专题仍然需要一些基本的背景知识。由于本书涵盖了不同工程领域的不同学科, 所以各章节的背景要求会略有不同。其中, 最低要求就是具备电路理论的基础知识。此外, 不同的章节可能还需要一些电磁学和/或统计学方面的基础知识。

文摘
版权页:



插图:

内容简介
本书从体系架构开始直到批量生产的全过程讨论其中的信号完整性问题,深入讨论了设计、实现和验证技术。内容包括在无源通道建模、电源噪声及抖动建模、系统容限预测等方面的最新进展;如何在电压预算和时序预算之间进行平衡折中,以改善批量生产时的鲁棒性;实用又稳定的关键网络参数转换公式;为互连宽带建模难题给出更好的解决方案;优化信道性能的均衡技术;有关抖动和时钟网络拓扑结构之间关系的新发现;有关片上底层链路性能的测试/测量技术;信号完整性技术的发展趋势和研究方向。

购买书籍

当当网购书 京东购书 卓越购书

PDF电子书下载地址

相关书籍

搜索更多