普通高等教育"十一五"国家级规划教材•高等学校计算机科学与技术系列教材:数字逻辑原理与工程设计.pdf

普通高等教育
 

书籍描述

编辑推荐
《普通高等教育"十一五"国家级规划教材•高等学校计算机科学与技术系列教材:数字逻辑原理与工程设计(第2版)》采用实例教学的组织形式,内容由浅入深,易于理解和掌握,可作为高等学校计算机类、电子类和自动化类等有关专业的教材和参考书,也可供有关专业工程技术人员参考。

目录
第一章数制与编码
引言
1.1进位计数制与数制转换
1.1.1进位计数制及其表示
1.1.2数制转换
1.2带符号二进制数的代码表示
1.2.1原码
1.2.2反码
1.2.3补码
1.2.4原码、反码和补码之间的转换
1.2.5溢出的判断和变形码
1.3其他常用编码
1.3.1十进制数的二进制编码
1.3.2字符代码
1.3.3可靠性编码
小结
习题1
第二章布尔代数基础
引言
2.1 布尔代数的基本概念
2.1.1 布尔变量及其基本运算
2.1.2布尔函数及其表示方法
2.1.3布尔函数的“相等”概念
2.2 布尔代数的公式、定理和规则
2.2.1 布尔数的基本公式
2.2.2布尔代数的主要定理
2.2.3布尔代数的重要规则
2.3 布尔函数的基本形式
2.3.1 函数的“积之和”与“和之积”表示形式
2.3.2 函数的“标准积之和”与“标准和之积”形式
2.4不完全确定的布尔函数
2.5布尔函数的化简
2.5.1代数化简法
2.5.2 卡诺图化简法
2.5.3 列袁化简法
小结
习题2
第三章逻辑门电路
引言
3.1 半导体器件的开关特性
3.1.1 二极管的开关特性
3.1.2三极管的开关特性
3.1.3 MOS管的开关特性
3.2基本逻辑门电路
3.2.1 “与”门电路
3.2.2“或”门电路
3.2.3“非”门电路
3.3 TTL门电路
3.3.1 TTL“与非”门
3.3.2 集电极开路门和三态门
3.3.3 其他逻辑功能的TTL门电路
3.4 CMOS门电路
3.4.1 CMOS反相器
3.4.2其他逻辑功能的CMOS门电路
3.5集成门电路的使用
小结
习题3
第四章组合逻辑电路的分析和设计
引言
4.1常用逻辑门的图形符号
4.2布尔函数的实现
4.2.1 用“与非”门实现布尔函数
4.2.2 用“或非”门实现布尔函数
4.2.3 用“与或非”门实现布尔函数
4.3组合电路的分析
4.4组合电路的设计
4.5常用组合电路
4.5.1 加法器
4.5.2十进制数字的7段显示
4.5.3代码转换电路
4.5.4二进制比较器
4.5.5 阵列乘法器
4.6二进制译码器
4.6.1 二进制译码器的功能和组成
4.6.2用中规模集成译码器进行设计
4.7多路选择器
4.7.1 多路选择器的逻辑功能和组成
4.7.2用多路选择器进行逻辑设计
4.8多路分配器
4.9组合电路中的险态
小结
习题4
第五章触发器
引言
5.1基本RS触发器
5.1.1 电路结构和工作原理
5.1.2逻辑功能描述方法
5.2同步RS触发器
5.2.1 电路结构和工作原理
5.2.2 同步触发器的动作特点
5.3主从触发器
5.3.1 主从JK触发器
5.3.2 主从触发器的动作特点
5.4边沿触发器
5.4.1 边沿JK触发器
5.4.2边沿D触发器
5.4.3 边沿T触发器
5.5触发器的脉冲工作特性
小结
习题5
第六章时序电路
引言
6.1 时序电路与时序机
6.1.1 时序电路的结构和特点
6.1.2时序机的定义
6.1.3 时序机的状态表和状态图
6.1.4完全定义机和不完全定义机
6.2 同步时序电路的分析与设计
6.2.1 建立原始状态表
6.2.2状态表的化简
6.2.3状态分配
6.2.4确定激励函数和输出函数
……
第七章数字系统设计基础
第八章可编程逻辑器件
第九章VerilogHDL语言
第十章基于FPGA的数字系统设计实例
部分习题参考答案
参考文献

文摘
版权页:

普通高等教育"十一五"国家级规划教材•高等学校计算机科学与技术系列教材:数字逻辑原理与工程设计

插图:

普通高等教育"十一五"国家级规划教材•高等学校计算机科学与技术系列教材:数字逻辑原理与工程设计

3.可测性设计
随着数字系统规模和复杂性的不断增加,测试的难度也在不断加大,为了较好地完成测试任务,达到较高的故障覆盖率和较高的测试速度,必须在设计过程中考虑测试问题,也就是通过设计方面的支持和优化,保证系统的信号线具有更高的可控性和可观察性。信号线的控制性是指通过电路的基本输入为该信号线赋予所要求值的容易程度,越容易则表示可控制性越强;而可观察性是指信号线的当前逻辑值传播到可供观察的输出信号的难易程度,越容易则表示可观察性越强。因此,可测试性设计定义为:使测试生成和应用更加容易的设计方法和相关技术。目前,可测性设计已经成为现代集成电路设计,特别是SOC设计中必不可少而且非常重要的一环。虽然可测性设计必然会带来性能方面一定程度的下降,同时也会造成硬件开销的增加,但是这些缺点和可测性设计所带来的好处比较起来是瑕不掩瑜的,随着集成度的提高、速度的不断提升,上述缺点已经得到了很大程度的改进。
可测性设计主要包括以下两个方面的内容。
(1)需要遵循的一些设计原则
为了达到支持测试的目的,需要在设计时考虑可控性和可观察性的支持,具体归纳起来就是一些需要遵循的设计规则,如:
避免异步反馈信号;
保证触发器具有初始化功能;
避免出现冗余的门,避免大扇出的门;
给较难控制的信号增加测试控制逻辑;
避免使用由门控制的时钟;
考虑ATE需求(如三态等)。
(2)支持可测性的结构方法
支持可测性的设计方法最好是通过硬件结构来支持测试的高效进行,保证具有较好的可控性和可观察性,具体来说有以下几种方法。
①全扫描
电路中所有触发器都置于一条扫描链上,在应用测试向量之前先通过扫描链给所有的触发器置值,测试向量应用后再通过扫描链把所有触发器的值扫描出来,这样,电路中所有的触发器就全部变成可控制的和可观察的,测试生成问题也就简化成测试电路中的组合逻辑了。显然,扫描链的构造是本方法的关键,主要有基于多路选择器的扫描设计和电平敏感扫描设计(Level Sensitive Scan Design,LSSD)两种设计技术。下面以基于多路选择器的扫描设计为例进行简单的介绍。

内容简介
《普通高等教育"十一五"国家级规划教材•高等学校计算机科学与技术系列教材:数字逻辑原理与工程设计(第2版)》系统地阐述了数字逻辑电路的分析、设计方法以及数字系统的工程实现技术,主要内容包括数制与编码,布尔代数基础,逻辑门电路,组合逻辑电路的分析和设计,触发器,时序电路,数字系统设计基础,可编程逻辑器件,Verilog HDL语言和基于FPGA的数字系统设计实例。

购买书籍

当当网购书 京东购书 卓越购书

PDF电子书下载地址

相关书籍

搜索更多